Xilinx 7系列 FPGA选型
Xilinx-7 Series FPGA---->Spartan-7---->通用逻辑 ...
花费 53 ms
xilinx FPGA普通IO作PLL时钟输入
在xilinx ZC7020的片子上做的实验; [结论] 普通IO不能直接作PLL的时钟输入,专用时钟管脚可以; 普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 inpu ...
zynq生成boot.bin的批处理...方便啊!
在xilinx的SDK下生成boot.bin的过程,有时非常让人恼火... 得手动选几个文件xx.fsbl, xx.bit, xx.elf.....选来选去的非常麻烦, 而且SDK还常常Brows ...